關於 CPU 的一些基本知識總結

（給演演算法愛好者加星標，修煉程式設計內功）

作者：駿馬金龍

www.cnblogs.com/f-ck-need-u/p/11141636.htm

關於CPU和程式的執行

 

CPU是計算機的大腦。

1、程式的執行過程，實際上是程式涉及到的、未涉及到的一大堆的指令的執行過程。
當程式要執行的部分被裝載到記憶體後，CPU要從記憶體中取出指令，然後指令解碼(以便知道型別和運算元，簡單的理解為CPU要知道這是什麼指令)，然後執行該指令。再然後取下一個指令、解碼、執行，以此類推直到程式退出。

2、這個取指、解碼、執行三個過程構成一個CPU的基本週期。

3、每個CPU都有一套自己可以執行的專門的指令集(註意，這部分指令是CPU提供的，CPU-Z軟體可檢視)。
正是因為不同CPU架構的指令集不同，使得x86處理器不能執行ARM程式，ARM程式也不能執行x86程式。（Intel和AMD都使用x86指令集，手機絕大多數使用ARM指令集）。
註：指令集的軟硬體層次之分：硬體指令集是硬體層次上由CPU自身提供的可執行的指令集合。軟體指令集是指語言程式庫所提供的指令，只要安裝了該語言的程式庫，指令就可以執行。

4、由於CPU訪問記憶體以得到指令或資料的時間要比執行指令花費的時間長很多，因此在CPU內部提供了一些用來儲存關鍵變數、臨時資料等資訊的通用暫存器。
所以，CPU需要提供 一些特定的指令，使得可以從記憶體中讀取資料存入暫存器以及可以將暫存器資料存入記憶體。
此外還需要提供加法、減、not/and/or等基本運算指令，而乘除法運算都是推算出來的(支援的基本運算指令參見ALU Functions)，所以乘除法的速度要慢的多。這也是演演算法裡在考慮時間複雜度時常常忽略加減法次數帶來的影響，而考慮乘除法的次數的原因。

5、除了通用暫存器，還有一些特殊的暫存器。典型的如：

• PC：program counter，表示程式計數器，它儲存了將要取出的下一條指令的記憶體地址，指令取出後，就會更新該暫存器指向下一條指令。

• 堆疊指標：指向記憶體當前棧的頂端，包含了每個函式執行過程的棧幀，該棧幀中儲存了該函式相關的輸入引數、區域性變數、以及一些沒有儲存在暫存器中的臨時變數。

• PSW：program status word，表示程式狀態字，這個暫存器內儲存了一些控制位，比如CPU的優先順序、CPU的工作樣式(使用者態還是核心態樣式)等。

6、在CPU進行行程切換的時候，需要將暫存器中和當前行程有關的狀態資料寫入記憶體對應的位置(核心中該行程的棧空間)儲存起來，當切換回該行程時，需要從記憶體中複製回暫存器中。即背景關係切換時，需要保護現場和恢復現場。

7、為了改善效能，CPU已經不是單條取指-->解碼-->執行的路線，而是分別為這3個過程分別提供獨立的取值單元，解碼單元以及執行單元。這樣就形成了流水線樣式。
例如，流水線的最後一個單元——執行單元正在執行第n條指令，而前一個單元可以對第n+1條指令進行解碼，再前一個單元即取指單元可以去讀取第n+2條指令。這是三階段的流水線，還可能會有更長的流水線樣式。

8、更最佳化的CPU架構是superscalar架構（超標量架構）。這種架構將取指、解碼、執行單元分開，有大量的執行單元，然後每個取指+解碼的部分都以並行的方式執行。比如有2個取指+解碼的並行工作線路，每個工作線路都將解碼後的指令放入一個快取緩衝區等待執行單元去取出執行。

9、除了嵌入式系統，多數CPU都有兩種工作樣式：核心態和使用者態。這兩種工作樣式是由PSW暫存器上的一個二進位制位來控制的。

10、核心態的CPU，可以執行指令集中的所有指令，並使用硬體的所有功能。

11、使用者態的CPU，只允許執行指令集中的部分指令。一般而言，IO相關和把記憶體保護相關的所有執行在使用者態下都是被禁止的，此外其它一些特權指令也是被禁止的，比如使用者態下不能將PSW的樣式設定控制位設定成核心態。

12、使用者態CPU想要執行特權操作，需要發起系統呼叫來請求核心幫忙完成對應的操作。其實是在發起系統呼叫後，CPU會執行trap指令陷入(trap)到核心。當特權操作完成後，需要執行一個指令讓CPU傳回到使用者態。

13、除了系統呼叫會陷入核心，更多的是硬體會引起trap行為陷入核心，使得CPU控制權可以回到作業系統，以便作業系統去決定如何處理硬體異常。

 

關於CPU的基本組成

 

1、CPU是用來運算的(加法運算+、乘法運算*、邏輯運算and not or等)，例如c=a+b。

2、運算操作涉及到資料輸入(input)、處理、資料輸出(output)，a和b是輸入資料，加法運算是處理，c是輸出資料。

3、CPU需要使用一個叫做儲存器(也就是各種暫存器)的東西儲存輸入和輸出資料。以下是幾種常見的暫存器(前文也介紹了一些)

• MAR: memory address register，儲存將要被訪問資料在記憶體中哪個地址處，儲存的是地址值

• MDR: memory data register，儲存從記憶體讀取進來的資料或將要寫入記憶體的資料，儲存的是資料值

• AC: Accumulator，儲存算術運算和邏輯運算的中間結果，儲存的是資料值

• PC: Program Counter，儲存下一個將要被執行指令的地址，儲存的是地址值

• CIR: current instruction register，儲存當前正在執行的指令

4、CPU還要將一些常用的基本運算工具(如加法器)放進CPU，這部分負責運算，稱為算術邏輯單元(ALU, Arithmetic Logic Unit)。

5、CPU中還有一個控制器(CU, Control Unit)，負責將儲存器中的資料送到ALU中去做運算，並將運算後的結果存回到儲存器中。

• 控制器還包含了一些控制訊號。

5、控制器之所以知道資料放哪裡、做什麼運算(比如是做加法還是邏輯運算?)都是由指令告訴控制器的，每個指令對應一個基本操作，比如加法運算對應一個指令。

6、例如，將兩個MDR暫存器(儲存了來自記憶體的兩個資料)中的值複製到ALU中，然後根據指定的操作指令執行加法運算，將運算結果複製會一個MDR暫存器中，最後寫入到記憶體。

7、這就是馮諾依曼結構圖，也就是現在計算機的結構圖。

關於CPU的多核和多執行緒

 

1、CPU的物理個數由主機板上的插槽數量決定，每個CPU可以有多核心，每核心可能會有多執行緒。

2、多核CPU的每核(每核都是一個小晶片)，在OS看來都是一個獨立的CPU。

3、對於超執行緒CPU來說，每核CPU可以有多個執行緒(數量是兩個，比如1核雙執行緒，2核4執行緒，4核8執行緒)，每個執行緒都是一個虛擬的邏輯CPU(比如windows下是以邏輯處理器的名稱稱呼的)，而每個執行緒在OS看來也是獨立的CPU。

這是欺騙作業系統的行為，在物理上仍然只有1核，只不過在超執行緒CPU的角度上看，它認為它的超執行緒會加速程式的執行。

4、要發揮超執行緒優勢，需要作業系統對超執行緒有專門的最佳化。

5、多執行緒的CPU在能力上，比非多執行緒的CPU核心要更強，但每個執行緒不足以與獨立的CPU核心能力相比較。

6、每核上的多執行緒CPU都共享該核的CPU資源。
例如，假設每核CPU都只有一個”發動機”資源，那麼執行緒1這個虛擬CPU使用了這個”發動機”後，執行緒2就沒法使用，只能等待。
所以，超執行緒技術的主要目的是為了增加流水線(參見前文對流水線的解釋)上更多個獨立的指令，這樣執行緒1和執行緒2在流水線上就儘量不會爭搶該核CPU資源。所以，超執行緒技術利用了superscalar(超標量)架構的優點。

7、多執行緒意味著每核可以有多個執行緒的狀態。比如某核的執行緒1空閑，執行緒2執行。

8、多執行緒沒有提供真正意義上的並行處理，每核CPU在某一時刻仍然只能執行一個行程，因為執行緒1和執行緒2是共享某核CPU資源的。可以簡單的認為每核CPU在獨立執行行程的能力上，有一個資源是唯一的，執行緒1獲取了該資源，執行緒2就沒法獲取。
但是，執行緒1和執行緒2在很多方面上是可以並行執行的。比如可以並行取指、並行解碼、並行執行指令等。所以雖然單核在同一時間只能執行一個行程，但執行緒1和執行緒2可以互相幫助，加速行程的執行。
並且，如果執行緒1在某一時刻獲取了該核執行行程的能力，假設此刻該行程發出了IO請求，於是執行緒1掌握的執行行程的能力，就可以被執行緒2獲取，即切換到執行緒2。這是在執行執行緒間的切換，是非常輕量級的。(WIKI: if resources for one process are not available, then another process can continue if its resources are available)

9、多執行緒可能會出現一種現象：假如2核4執行緒CPU，有兩個行程要被調度，那麼只有兩個執行緒會處於執行狀態，如果這兩個執行緒是在同一核上，則另一核完全空轉，處於浪費狀態。更期望的結果是每核上都有一個CPU分別排程這兩個行程。

關於CPU上的高速快取

 

1、最高速的快取是CPU的暫存器，它們和CPU的材料相同，最靠近CPU或最接近CPU，訪問它們沒有時延(<1ns)。但容量很小，小於1kb。

• 32bit：32*32位元=128位元組

• 64bit：64*64位元=512位元組

2、暫存器之下，是CPU的高速快取。分為L1快取、L2快取、L3快取，每層速度按數量級遞減、容量也越來越大。

3、每核心都有一個自己的L1快取。L1快取分兩種：L1指令快取(L1-icache)和L1資料快取(L1-dcache)。L1指令快取用來存放已解碼指令，L1資料快取用來放訪問非常頻繁的資料。

4、L2快取用來存放近期使用過的記憶體資料。更嚴格地說，存放的是很可能將來會被CPU使用的資料。

5、多數多核CPU的各核都各自擁有一個L2快取，但也有多核共享L2快取的設計。無論如何，L1是各核私有的(但對某核內的多執行緒是共享的)。