[解讀] 同是NAND Flash快閃記憶體(SSD)技術，MLC和SLC差距為何如此之大？-知識星球

直到現在，NAND快閃記憶體技術的發展，還是遵循傳統的記憶體技術發展的軌跡，如SRAM、DRAM、EEPROM(EEPROM)等，在每個儲存單元中儲存一個二進位制資料，然而這種型別的NAND技術現在被稱為Single Level Cell或SLC。

在競爭中，為了追求更高的密度和更低的成本，每個單元儲存多個二進位制資料的新型別的快閃記憶體單元已經出現，這種型別的NAND快閃記憶體稱為Multi Level Cell或MLC，每個單元儲存兩個位元。市場上也有每個Cell儲存三個位元的Triple Level Cell或TLC顆粒，但TLC的耐久性極低，P/E週期約在300左右，因此，即使在控制器和韌體技術的幫助下，TLC NAND不適合用於工業應用。

因此，在這篇文章中，我們將關註SLC與MLC NAND之間的關鍵區別，以及這兩種型別的NAND的技術關鍵點。

每Bit密度和成本

MLC NAND快閃記憶體每單元Cell儲存2位元資料，這種較高的儲存密度意味著，對於相同數量的儲存，MLC裝置的儲存物理大小要小於SLC裝置，較小的儲存物理尺寸轉換為較小Die尺寸，因此每位元的成本更低。

然而，MLC裝置的優勢並不是SLC的2倍。原因是MLC需要更複雜的程式和讀取電路，從而導致這些電路消耗更大的Die空間。

Device級別的效能

為了在一個MLC NAND快閃記憶體單元中儲存2位資料，程式設計電路必須能夠在裝置的浮動門上放置4個精確的電荷量，還是使用與SLC裝置相當的電壓閾值視窗。圖1顯示了SLC與MLC的Vt分佈。

要實現對Flash裝置的浮動門的精確分配電荷，需要一個更複雜、更耗時的程式設計演演算法。因此，MLC NAND Flash的程式設計時間比SLC NAND快閃記憶體要慢4倍。

讀取操作也存在類似的效能懲罰，因為讀取感知電路需要較長時間才能準確地區分這四個狀態。因此，MLC NAND Flash的讀取時間要比SLC NAND慢3倍。

系統級別的效能

除了上述基本的Device級效能缺陷，由於缺少對一些系統特性的支援，比如複製程式設計(Copyback)和部分程式設計(Partial)，MLC NAND也受到了較低的系統級效能的影響。

Copyback程式設計允許使用者將一頁的資料從快閃記憶體裝置中的一個位置移動到另一個位置，而無需將資料傳輸到記憶體中或從記憶體拷出。對於一個2K Byte/page的NAND快閃記憶體Device，Copyback節省了超過170us/page頁的時間，Copyback程式設計對磨損均衡和讀/寫/更新操作是最有效的。

Partial程式設計允許使用者只對裝置中資料的一部分進行程式設計。在典型的PC應用程式設計中，對於一個2K Byte/page NAND Flash來說，一頁資料包含4個資料扇區。部分程式設計允許使用者一次編寫一個扇區的資料。這對於讀/修改/寫操作或小塊資料傳輸來說非常有用。

由於其獨特的結構和Device特性，MLC NAND對幹擾現象更為敏感，訪問陣列的一部分可能會對同一陣列的其他部分造成幹擾。因此，為了儘量減少陣列幹擾的可能性，MLC NAND Flash製造商則不選擇或不允許部分程式設計或複製程式設計特性。缺少這兩個特性意味著，當使用者需要將資料從裝置的一個位置移動到另一個位置時，MLC NAND的速度會變慢。同時也意味著MLC NAND在小塊操作中的效能比SLC NAND更糟糕。

耐久力(Endurance)

對NAND快閃記憶體的程式設計(P/E操作)過程會造成物理氧化層損傷(薄氧化層將浮柵與基板隔開)。這種損害是在Flash日常讀寫使用過程中慢慢累積，最終的結果是隨著程式設計次數(P/E)的增加，“擦除週期”不斷增加就會導致電壓閾值(電壓閾值是的判定程式設計和擦出狀態)視窗變窄、移位或收縮，當擦除電壓閾值位移力度超過檢測閾值時，將導致讀取判斷誤差，這一現象如圖2所示(W/E Cycle同P/E Cycle)。

針對MLC NAND Flash來說，在相同電壓閾值視窗需要保持4個不同的狀態資料，可用的閾值視窗大小相比SLC NAND Flash，約為其1/2。MLC NAND在程式設計機制、氧化層損壞程度跟SLC NAND是一樣時，MLC NAND的程式/刪除閾值視窗只有SLC NAND的1/2，這意味著MLC NAND Flash的“擦除視窗窄化”相比MLC NAND更早、更明顯，如圖3所示。

目前，SLC NAND採用的4X/3Xnm技術最低的耐力(P/E Cycle)大約可達7萬，相比之下，MLC NAND目前在2X/1X/1Ynm技術下，大約只有3000 P/E Cycle。這對MLC NAND來說，這不僅僅只是一個量級的低耐力的差別。隨著Flash技術成本下降、擴充套件性的持續發展，這種差別隻會變得更糟，圖4顯示了耐力週期的變化和耐久趨勢。

較低的耐久性限制意味著MLC NAND不適用於頻繁更新資料和對應的應用程式，或者需要在高擴充套件要求下，還追求較高的可靠性的場景。

什麼是企業級MLC

為瞭解決MLC NAND的低持久耐力問題，主流的Flash製造商提供了所謂的企業MLC(簡稱eMLC)。這種型別的Flash的製造工藝與標準的MLC Flash是相同的，不同的是更好的權衡效能和耐久性，並提供更可靠的P/E演演算法。eMLC提供了比標準MLC快閃記憶體更高的永續性，而犧牲了較低的效能。效能較低的原因是需要使用更精確的程式設計演演算法，來確保足夠的電壓閾值視窗判斷程式設計(Programming)狀態。

然而，值得註意的是在相同技術節點和狀態下，eMLC的耐久性還不到SLC NAND在的一半。因此，對於那些需要長期耐久的應用，SLC NAND仍然是推薦的選擇。

錯誤率(Error Rates)

正如上一節所提到的，MLC NAND的每個狀態的電壓閾值視窗要比SLC NAND小得多。這樣的結果就導致MLC NAND更容易讀取時發生錯誤，或易受幹擾發生錯誤。當由於受到過多重覆的P/E週期或因溫度變化，使得閾值電壓分的布而偏移超過檢測閾值時，就會出現資料判定錯誤。

程式設計(Program)幹擾

程式設計幹擾發生在被程式設計的相鄰Cell中，當鄰近的Cell暴露高於正常水平的電壓水平時，程式設計幹擾就會發生，圖5說明瞭這個問題。

MLC NAND對程式設計幹擾是比較敏感的，其主要原因歸根揭底就是判定資料每個狀態的電壓閾值視窗比較小。

讀(Read)打擾

在相鄰的Cell之間，由於雜散電荷耦合到未選擇的線圈的浮動門時，讀幹擾就發生。讀打擾不像寫幹擾那麼嚴重，但隨著Flash幾何尺寸越來越小，這種情況越來越糟，圖6說明瞭讀打擾。

隨著Flash技術工藝越來越精細，讀、寫幹擾，耐久力也會變得更糟，由於相鄰Cell單元的交叉耦合效應會引發幹擾錯誤。圖7顯示了技術節點相對尺和Cell之間的耦合趨勢。

Cactus Technologies公司使用4X/3Xnm技術SLC NAND作為工業級產品，而主流的MLC NAND目前採用2Xnm技術。從上圖可以看出，2Xnm NAND的Cell間耦合效應要比4X/ 3Xnm NAND高3-5倍。

在工業應用中，同樣值得註意的是，在延長的閾值電壓和溫度範圍的情況下，Cell間耦合、Cell洩漏和電壓閾值變化的影響將會惡化。

Cactus公司的總結

在前幾節中，我們已經討論了SLC NAND和MLC NAND之間的一些關鍵區別，以及隨著Flash技術縮小到較小的幾何尺寸時，一些關鍵的可靠性引數會受到怎樣的影響。需要記住的重要一點是，雖然MLC NAND在高密度和低成本方面有一些優勢，但它的效能低、耐久性低、可靠性比較低。

Cactus Technologies公司認為，只有SLC NAND提供了在工業環境中執行所需的優越效能、耐久性和可靠性。因此，在工業級應用中快閃記憶體產品中使用SLC NAND。

快閃記憶體磁碟Controller製造商意識到這些缺陷，並提出了各種自適應演演算法來進行補償。隨著這些先進演演算法的使用，MLC NAND技術的耐久性可以提高到標準 MLC NAND的10倍以上。這種改進可能對某些應用程式來說是足夠的。然而，值得註意的是從圖4得知，即使是改進10倍，1X/1Y MLC NAND的耐力仍然不到4X /3X SLC NAND的一半。

Cactus Technologies公司認為，只有SLC NAND提供了在工業環境下執行所需的優越效能、耐久性和長期可靠性。如果讀者對這個話題有更多的疑問，希望這篇白皮書能夠幫助客戶更好地理解SLC NAND和MLC NAND之間的關鍵區別。

分享到此為止，關註公眾號，在選單底部回覆“Cactus”獲取本文白皮書原文，點選“原文連結”獲取“快閃記憶體技術、產品和發展趨勢全面解析”詳細資訊。

>>>>>>>>>>>>> 相關閱讀 <<<<<<<<<<<<<